更新后的嵌入式视觉栈集成了FPGA硬件评估板、开发工具链、可综合IP块和经过验证的参考流水线。该集成旨在支持安全的视频路径构建,降低启动复杂度,并加速系统级验证。
这些堆栈现集成了串行数字接口(SDI)接收(Rx)和发射(Tx)IP核,以及四联CoaXPress(CXP)接口卡,实现了医疗和工业诊断、低延迟成像以及嵌入式智能系统多摄像头连接的完整传感器到输出流水线。
Microchip目前似乎是唯一一家直接在FPGA解决方案中集成四CoaXPress实现的FPGA厂商,提供SLVS-EC链路(每通道最高5 Gbits/s)和CoaXPress 2.0通道(每通道最高12.5 Gbits/s)的原生桥接,且不依赖第三方IP。
SDI Rx/Tx 核心实现了符合 SMPTE 标准的 1.5G、3G、6G 和 12G-SDI 物理层和传输层,适用于广播级和嵌入式成像工作负载。额外的HDMI转SDI和SDI转HDMI桥接路径支持4K和8K信号格式,实现跨异构显示和采集子系统的高分辨率、高吞吐量视频传输。
该解决方案基于非易失性、安全且超低功耗的PolarFire FPGA架构,使OEM能够实现紧凑、无风扇且热量优化的视频平台,实现确定性性能。合并后的堆栈还针对物料清单减少和系统整合,同时在硬件和数据路径上嵌入分层安全原语,集成防篡改机制和密码保护模型。
索尼SLVS-EC接口的原生传感器支持为受组件生命周期终止影响的设计提供了迁移选项,生态系统通过Microchip的Libero设计套件和SmartHLS高级综合工具支持,以减少设计周期时间和配置开销。