Quartus Prime 增强功能扩展了 FPGA 产品组合!

在其年度创新者日开发者大会上，Altera 推出了全面的新 FPGA 硬件和软件解决方案阵容，强化了其在工业自动化、视觉、国防、航空航天、通信和数据中心等不同市场中扩大可编程逻辑的可访问性和可扩展性的承诺。作为最大的纯 FPGA 解决方案提供商，Altera 将自己定位为提供安全、可扩展且面向未来的可编程平台，旨在满足人工智能驱动时代不断增长的需求。

一项重要公告是所有 Agilex FPGA 器件系列的量产可用性，包括 Agilex 5 和 Agilex 3 SoC FPGA。这些器件集成了 ARM 处理器子系统，并针对功耗和成本效率进行了优化，非常适合边缘 AI 部署和硬件软件协处理应用。凭借确定性的低延迟性能、高集成度和能效，它们旨在简化人工智能和传统嵌入式工作负载的采用。

对于需要更高性能和容量的应用，例如边缘 AI 推理、4K/8K 视频处理和 5G/6G 无线，Altera 已将其中端 Agilex 5 D 系列器件的密度提高了 2.5 倍，现在每个 FPGA 提供多达 160 万个逻辑元件。这些器件结合了更高的 DSP 块比、扩展的逻辑密度和更高的内存带宽，可满足要求苛刻、空间受限的用例。DDR5 和 LPDDR5 接口的增强功能，速度分别提高到 5,600 MT/s 和 5,500 MT/s，比之前的规格提高了 25%，进一步提高了吞吐量和系统性能。

安全性仍然是基石，所有 Agilex 5 D 系列设备都集成了后量子密码学 （PQC） 安全启动以及 Altera 的先进设计安全功能。开发人员已经可以通过 Quartus Prime 软件开始使用选定的设备。

在软件方面，Altera 发布了 Quartus Prime Pro Edition 25.3 版，提供更快的编译时间、更高的设计效率和更直观的工作流程。该版本引入了对该公司第四代系统集成工具 Visual Designer Studio 的早期访问。Visual Designer Studio 具有拖放界面和自动 IP 块路由，与仅使用 RTL 的方法相比，FPGA 设计启动时间可从 5 天缩短至仅 2 小时。

Quartus 25.3 还使编译时间比 25.1.1 版本缩短了 6%，将自 Agilex 7 设备投入生产以来的总编译时间缩短至 27%。现在，设计平均减少 6% 的自适应逻辑模块 （ALM），同时保持高 Fmax 性能，使团队能够将更多逻辑安装到设备中并简化时序收敛。

与 Quartus 一起，Altera 发布了其 FPGA AI 套件的 25.3 版本，该套件加速了 AI 模型与 FPGA 设计的集成。这些工具共同旨在缩短开发周期并加快上市时间。

最后，Altera 强调了其 ASAP（Altera 解决方案加速合作伙伴）计划的增长，该计划目前包括全球 300 多个合作伙伴。该生态系统为开发人员提供了对 IP、软件、硬件和设计服务的访问，从而简化了 FPGA 的采用，并可将上市时间缩短多达 50%。